Des dispositifs de mur de domaine magnétique plus proches de la réalité industrielle

Les dispositifs de paroi de domaine magnétique ont attiré une grande attention en tant que concept de dispositif au-delà du CMOS prometteur pour la mise à l’échelle fonctionnelle. La technologie basée sur la spintronique pourrait fournir une plate-forme où la logique et la mémoire pourraient se connecter, ce qui est également prometteur pour le calcul de la mémoire logique.

Dans cet article, Eline Raymenants, Van Dai Nguyen et Inge Asselberghs présentent un concept de dispositif unique qui offre un contrôle électrique complet, surmontant ainsi les obstacles pratiques à la fabrication de dispositifs de paroi de domaine nanométriques compatibles CMOS.

Leurs travaux sont examinés dans un article IEDM invité en 2021, qui offre une perspective supplémentaire vers la réalisation de circuits logiques de mur de domaine complexes pertinents pour l’industrie.

La promesse des dispositifs de paroi de domaine magnétique pour les applications logiques et de mémoire

Alors que l’industrie des semi-conducteurs continue de pousser la loi de Moore dans la prochaine décennie, les instituts de recherche et les universités du monde entier explorent des moyens au-delà de la mise à l’échelle dimensionnelle pour offrir plus de fonctionnalités par domaine. Une approche prometteuse pour la mise à l’échelle fonctionnelle est un dispositif de mur de domaine : un dispositif qui code des informations dans des domaines magnétiques. Les domaines magnétiques voisins avec une magnétisation différente (notés « 1 » ou « 0 ») sont séparés par des parois de domaine magnétique. La capacité de lire et d’écrire ces domaines et de transporter les murs de domaine de l’entrée à la sortie fournit une base intéressante pour la construction de dispositifs logiques et de mémoire.

Une condition préalable aux applications logiques est la capacité de transférer des informations entre l’entrée et la sortie et entre différentes portes logiques à une vitesse très élevée. Cela nécessite un mouvement rapide des parois du domaine dans une piste de matériau magnétique. Dans ces conditions, ils peuvent être utilisés comme blocs de construction pour des dispositifs à portes majoritaires ou des circuits logiques encore plus complexes. Les portes majoritaires sont des dispositifs « démocratiques » qui renvoient « vrai » (ou « 1 ») si plus de 50 % de leurs entrées sont vraies. Dans leur implémentation la plus simple, ils utilisent trois entrées et une sortie.

Dans le contexte de la mémoire, des dispositifs de paroi de domaine ont été proposés plus tôt en tant que facilitateurs pour la mémoire de piste – un concept de mémoire non volatile où les parois de domaine sont acheminées à travers une piste magnétique vers un nombre sélectionné d’éléments d’écriture et de lecture. Ces mémoires peuvent potentiellement atteindre une densité extrêmement élevée, une métrique qui est désormais uniquement déterminée par le matériau utilisé pour la piste magnétique.

Disposer ainsi d’une plate-forme où la logique et la mémoire peuvent se connecter (le long de la même piste magnétique) offre un moyen d’aller au-delà de l’architecture traditionnelle de Von Neumann, où le stockage et le calcul des données sont physiquement séparés. Cela implique que la technologie est également prometteuse pour l’informatique neuromorphique en mémoire.

Le défi : des concepts de lecture et d’écriture entièrement électriques

L’idée d’utiliser des dispositifs de paroi de domaine magnétique pour des applications logiques et de mémoire remonte à plusieurs décennies. Les experts en spintronique ont exploré différents concepts de dispositifs, à la fois théoriquement et en laboratoire. Cependant, leurs travaux se sont principalement concentrés sur l’exploration de mécanismes dans différents matériaux pour permettre un mouvement efficace et rapide des parois du domaine. Pendant ce temps, il y avait moins d’innovation dans le renouvellement des méthodes de lecture et d’écriture électrique des parois de domaine à l’échelle nanométrique. Ils s’appuyaient principalement sur l’utilisation de champs magnétiques externes pour l’écriture et de techniques d’imagerie magnétique pour la lecture.

Lorsque vous ciblez des dispositifs évolutifs et compatibles CMOS pour la logique et la mémoire, le contrôle électrique complet des dispositifs à domaine nanométrique est cependant essentiel. Une approche intéressante est l’utilisation de jonctions tunnel magnétiques (MTJ) pour la lecture et l’écriture électriques. Les MTJ ont été intensément recherchées et optimisées dans le contexte du développement de la technologie de la mémoire magnétique à accès aléatoire (MRAM). Ils sont constitués d’une fine couche diélectrique (MgO) prise en sandwich entre une couche magnétique fixe et une couche magnétique libre. La variante à couple de transfert de spin (STT) de la MRAM utilise un courant pour commuter l’aimantation de la couche libre (généralement du CoFeB ferromagnétique). La lecture est effectuée en mesurant la magnétorésistance tunnel du MTJ en faisant passer un courant à travers la jonction.

Bien qu’excellents pour la lecture et l’écriture, les empilements de matériaux STT-MRAM traditionnels posent de sérieuses limitations pour le fonctionnement pratique des périphériques de mur de domaine. Dans le CoFeB ferromagnétique, la vitesse de paroi de domaine est trop faible pour être applicable aux applications logiques. De plus, des défis subsistent en ce qui concerne les étapes de gravure de motifs dans le processus de fabrication « pilier » MTJ. La couche de CoFeB est très sensible aux dommages causés par la gravure, ce qui entraverait en outre le transport des parois du domaine magnétique à l’intérieur de la piste.

L’approche d’Imec : Une pile MTJ avec une couche libre hybride

Imec a surmonté les défis de la réalisation pratique de dispositifs de mur de domaine, offrant un ensemble complet de composants pour lire, écrire et transporter des informations électriquement et pour construire des dispositifs pertinents pour l’industrie. L’innovation clé est la conception d’une couche libre hybride : une deuxième couche libre spécifiquement pour le transport de paroi de domaine est incorporée dans une pile MTJ conventionnelle. La nouvelle conception tire parti à la fois du développement de la technologie MTJ (pour des opérations de lecture et d’écriture efficaces) et de l’optimisation du matériel de transport (pour un mouvement rapide de la paroi du domaine).

La première couche libre (CoFeB) est utilisée pour écrire efficacement les domaines via STT, avec laquelle les parois de domaine sont également injectées dans la deuxième couche de « transport » libre. Cette couche peut être un ferromagnétique ou un antiferromagnétique (tel que Pt/Co/Ru/Co). Un espaceur supplémentaire entre les couches libres permet un couplage ferromagnétique efficace entre les deux couches. Les parois du domaine se déplacent ensuite le long de la piste partagée à grande vitesse, entraînées par le couple spin-orbite (SOT). La détection en sortie (lecture) est rendue possible par une magnétorésistance tunnel fiable.

Ce nouveau concept tout électrique permet également de surmonter le défi d’intégration clé lié à l’étape de structuration de la gravure MTJ. Même si la première couche est endommagée par l’étape de structuration, les parois du domaine peuvent toujours se déplacer à l’intérieur de la couche de transport inférieure qui est plus protégée de l’étape de gravure. De plus, les dispositifs sont construits dans l’installation de plaquettes de 300 mm d’imec, en utilisant les processus standard de la technologie MRAM, ce qui facilite grandement l’adoption industrielle de la technologie.

À l’IEDM 2020, l’équipe imec a présenté la première preuve de concept de l’utilisation de ces dispositifs de paroi de domaine magnétique pour des applications logiques. Plusieurs MTJ, faisant office d’entrées logiques, ont été configurés pour alimenter des portes logiques simples ET et OU.

Ces développements récents sont passés en revue dans l’article invité de l’IEDM 2021 « Murs de domaine magnétique : de la physique aux dispositifs » par E. Raymenants et al. Les principaux résultats ont également été décrits dans le Nature Électronique article « Périphériques muraux de domaine à l’échelle nanométrique avec lecture et écriture à jonction tunnel magnétique » par E. Raymenants et al.

Perspectives : Vers des circuits logiques, de mémoire et logiques en mémoire pleinement fonctionnels et réels

Il reste encore un long chemin à parcourir avant que les dispositifs à paroi de domaine magnétique puissent être intégrés dans des produits commerciaux. L’article IEDM 2021 décrit les premiers pas de l’équipe vers la construction de circuits logiques au-delà du CMOS plus complexes. Dans cette étude, les blocs de construction de base présentés ci-dessus sont implémentés dans des géométries logiques plus complexes pour en savoir plus sur le mouvement des parois de domaine au sein de ces structures. Un exemple d’une telle géométrie est la mise en œuvre d’une porte majoritaire à couple de rotation (STMG), constituée de trois MTJ d’entrée et d’une MTJ de sortie. Les quatre MTJ partagent une piste murale de domaine en forme de croix. L’équipe a non seulement pu démontrer le mouvement de la paroi du domaine au sein de la piste (en accord avec les observations par imagerie magnétique), mais a également pu prouver que cette conception permet un fonctionnement en éventail. Le fonctionnement en sortance signifie que le signal de sortie d’une ou plusieurs portes logiques peut être utilisé comme signal d’entrée pour les portes adjacentes, une exigence clé pour le fonctionnement du circuit logique.

Des recherches supplémentaires sont prévues pour préparer une mémoire de piste haute densité entièrement fonctionnelle. À l’avenir, de nouvelles architectures et algorithmes pour les dispositifs de mémoire à entrée logique basés sur un mur de domaine devront également être développés.

À l’IEDM 2021, l’imec passe en revue ses travaux sur les dispositifs de paroi de domaine magnétique destinés à la fois à la mise à l’échelle fonctionnelle de la logique et de la mémoire, et au calcul neuromorphique. Il est démontré qu’une nouvelle conception de couche libre au sein des MTJ surmonte les limitations pratiques des dispositifs de paroi de domaine magnétique de pointe. Les premières recherches sur la mise en œuvre des dispositifs dans des circuits logiques plus complexes semblent prometteuses, ouvrant la voie à des dispositifs de spintronique économes en énergie pour des applications logiques au-delà du CMOS.