par L’Agence spatiale européenne s’est associée à des chercheurs de l’Université de Bologne et de l’ETH Zürich pour collaborer sur un nouveau processeur RISC-V afin d’augmenter la puissance de calcul dans l’espace. L’annonce a été faite lors de la conférence Design, Automation, and Test in Europe d’avril 2023.
L’Agence spatiale européenne crée un nouveau processeur RISC-V Chiplet avec jusqu’à 432 cœurs pour exécuter des charges de travail AI et HPC dans l’espace
Le groupe de projet nouvellement formé appelé Parallel Ultra Low Power Platform a développé une puce d’intelligence artificielle en silicium RISC-V open source avec des sorties de bande appelée Occamy. Occamy sera capable d’effectuer des calculs performants, augmentant l’efficacité tout en réduisant le temps nécessaire pour effectuer ces calculs auparavant.
La conception d’Occamy est en développement depuis le 20 avril 2021, la première bande étant sortie en juillet 2022. Il comporte près de 1B transistors sur un 72 mm ^ 2, similaire à la puce quadricœur Sandy Bridge conçue par Intel en 2011. La zone du transistor est placée sur un PCB porteur qui mesure 52,5 x 45 mm pour un montage en sortance.
Le développement fait partie du programme EuPilot qui crée des processeurs propriétaires pour réduire la nécessité d’acheter des puces auprès de fabricants tels qu’ARM et d’autres fabricants de puces x86. Ce qui est unique dans ce projet, c’est qu’Occamy utilise une technologie nouvelle et plus ancienne dans sa conception.
La tuile de mémoire comprend deux DRAM HBM2E de 16 Go développées par Micron et utilise l’intégration 2.5D. Étant donné que chaque matrice Occamy produit 10 W de consommation d’énergie à des vitesses de 1000 MHz, deux matrices Occamy, y compris les DRAM HBM2E, augmenteraient la puissance totale jusqu’à deux fois. La puce de contrôle RISC-V 32 bits mappe les données et dirige les informations vers les cœurs AI sur la puce Occamy. Occamy a été testé sur un seul FPGA AMD Xilinx Virtex UltraScale+ VCU1525 et deux HBM Xilinx Virtex UltraScale+.
La conception du processeur RISC-V “Occamy” est construite sur le processus GlobalFoundry “GF12LPP” de 12 nm, qui consomme peu d’énergie et est ensuite placé sur un interposeur passif de 65 nm. Occamy utilise un RISC-V ISA avec jusqu’à 216 cœurs 32 bits sur deux chiplets. Le nombre total de cœurs disponibles est de 432. Les performances de la puce Occamy peuvent atteindre des vitesses de 0,768 TFLOP à FP64, 1,536 TFLOP à FP32, 3,072 TFLOP à FP16 et 6,144 TFLOP à FP8 précision lors de la combinaison des unités à virgule flottante 64 bits, ou FPUS.
Le processeur du chiplet RISC-V est actuellement en cours d’assemblage et le groupe devrait annoncer plus d’informations au troisième trimestre de cette année.
Sources d’actualité : Andreas SchillingFil HPC
