Des chercheurs développent un ordinateur probabiliste spintronique à grande échelle

Des chercheurs de l’Université de Tohoku, de l’Université de Messine et de l’Université de Californie à Santa Barbara (UCSB) ont développé une version à grande échelle d’un ordinateur probabiliste (ordinateur p) avec des dispositifs spintroniques stochastiques qui convient aux problèmes de calcul difficiles comme la combinatoire optimisation et apprentissage automatique.

La loi de Moore prédit que les ordinateurs deviennent plus rapides tous les deux ans en raison de l’évolution des puces à semi-conducteurs. Bien que ce soit ce qui s’est passé historiquement, l’évolution continue commence à prendre du retard. Les révolutions de l’apprentissage automatique et de l’intelligence artificielle nécessitent une capacité de calcul beaucoup plus élevée. L’informatique quantique est un moyen de relever ces défis, mais des obstacles importants à la réalisation pratique d’ordinateurs quantiques évolutifs subsistent.

Un p-ordinateur exploite des blocs de construction naturellement stochastiques appelés bits probabilistes (p-bits). Contrairement aux bits des ordinateurs traditionnels, les p-bits oscillent entre les états. Un ordinateur p peut fonctionner à température ambiante et agit comme un ordinateur spécifique à un domaine pour une grande variété d’applications dans l’apprentissage automatique et l’intelligence artificielle. Tout comme les ordinateurs quantiques tentent de résoudre des problèmes intrinsèquement quantiques en chimie quantique, les ordinateurs p tentent de s’attaquer aux algorithmes probabilistes, largement utilisés pour les problèmes de calcul complexes dans l’optimisation combinatoire et l’échantillonnage.

Récemment, des chercheurs de l’Université de Tohoku, de l’Université Purdue et de l’UCSB ont montré que les bits p peuvent être réalisés efficacement à l’aide de dispositifs spintroniques modifiés de manière appropriée appelés jonctions tunnel magnétiques stochastiques (sMTJ). Jusqu’à présent, les p-bits basés sur sMTJ ont été mis en œuvre à petite échelle ; et seules les preuves de concept de l’ordinateur p spintronique pour l’optimisation combinatoire et l’apprentissage automatique ont été démontrées.

Le groupe de recherche a présenté deux avancées importantes lors de la 68e réunion internationale sur les dispositifs électroniques (IEDM) le 6 décembre 2022.

Tout d’abord, ils ont montré comment les p-bits basés sur sMTJ peuvent être combinés avec des puces semi-conductrices conventionnelles et programmables, à savoir les Field-Programmable-Gate-Arrays (FPGA). La combinaison “sMTJ + FPGA” permet d’implémenter des réseaux beaucoup plus grands de p-bits dans le matériel, allant au-delà des démonstrations à petite échelle précédentes.

Deuxièmement, l’émulation probabiliste d’un algorithme quantique, le recuit quantique simulé (SQA), a été réalisée dans les ordinateurs p hétérogènes “sMTJ + FPGA” avec des évaluations systématiques pour des problèmes d’optimisation combinatoire difficiles.

Les chercheurs ont également comparé les performances des ordinateurs p basés sur sMTJ à celles du matériel informatique classique, comme les unités de traitement graphique (GPU) et les unités de traitement de tenseur (TPU). Ils ont montré que les ordinateurs p, utilisant un sMTJ haute performance précédemment démontré par une équipe de l’Université de Tohoku, peuvent réaliser des améliorations massives du débit et de la consommation d’énergie par rapport aux technologies conventionnelles.

“Actuellement, l’ordinateur p ‘s-MTJ + FPGA’ est un prototype avec des composants discrets”, a déclaré le professeur Shunsuke Fukami, qui faisait partie du groupe de recherche. “À l’avenir, des ordinateurs p intégrés utilisant des technologies de mémoire vive magnétorésistive (MRAM) compatibles avec les processus semi-conducteurs pourraient être possibles, mais cela nécessitera une approche de co-conception, avec des experts en matériaux, physique, conception de circuits et algorithmes. qu’il faut faire intervenir.”