par Intel présentera bientôt sa technologie de distribution d’alimentation de nouvelle génération et arrière connue sous le nom de PowerVia dans une puce E-Core “Intel 4”.
Démo d’Intel PowerVia à venir : bénéficiez de l’alimentation avec un module autonome à l’arrière d’une puce
Le premier aperçu de cette implémentation de PowerVia d’Intel a été tweeté par le VLSI et sera présenté lors du Symposium 2023 sur le VLSI qui débutera en juin. Dans le tweet, VLSI montre l’implémentation d’Intel de PowerVia à l’arrière d’une puce qui est mentionnée pour utiliser le nœud de processus “Intel 4” et porte une implémentation entièrement E-Core.
#VLSI2023 Article phare T1-1 “Mise en œuvre d’E-Core dans Intel 4 avec la technologie PowerVia (alimentation arrière)” – Intel Corp.
Intel fait état d’une technologie d’alimentation arrière à haut rendement, la technologie PowerVia*, et de l’implémentation Intel E-Core dans la technologie PowerVia. pic.twitter.com/0us9rbUvQr— Symposium IEEE sur la technologie et les circuits VLSI (@VLSI_2023) 2 mai 2023
La puce Intel 4 semble basée sur l’ancienne conception LGA1151/LGA1200 en raison de sa forme carrée et possède une matrice secondaire sous le boîtier. C’est la zone où vous verriez généralement de grandes quantités de petits transistors, mais la majorité d’entre eux ont été remplacés par la technologie PowerVia. Considérant que l’implémentation E-Core est basée sur “Intel 4”, elle est probablement basée sur la prochaine architecture Crestmont qui alimente les E-Cores de Meteor Lake.
De plus, une charge d’utilisation des cellules montre que dans une zone de 2,9 mm2 au sein de la puce, la technologie Intel PowerVia peut atteindre jusqu’à 90 % d’utilisation. De plus, ce n’est pas seulement l’utilisation qui s’améliore, mais cela conduit également à de légères améliorations de la vitesse d’horloge avec une chute IR réduite atteignant des horloges 5% plus élevées sur la même puce.
Plus intéressant encore, VLSI dit qu’il s’agit d’une conception à haut rendement mais qu’elle n’apparaîtra pas avant au moins les générations Arrow Lake ou Lunar Lake. La raison en est que PowerVia et RibbonFET vont être adoptés dans les puces grand public par les nœuds de processus 20A et 18A. Les premières puces PowerVia devraient déjà entrer en production en volume d’ici 2024.
De plus tôt, nous savons que le PowerVia est un processus de distribution d’énergie qui fonctionne à l’arrière pour résoudre les problèmes de goulot d’étranglement au sein de l’interconnexion rencontrés dans les architectures de silicium. C’est un problème courant que PowerVia devrait résoudre une fois disponible. Au lieu d’interconnexions transmettant des signaux de communication de données et de l’alimentation au sommet de la couche de transistor, Power Via fournira directement à l’arrière de la tranche de silicium tout en transmettant simultanément des signaux au-dessus de la tranche.
Nous avons hâte de voir ce que fait PowerVia et de le voir en action dans les mois à venir, car cela ressemble définitivement à une technologie qui peut changer le paysage en termes de fourniture d’énergie.
Source de nouvelles: Tomshardware
