Concevoir des chipsets analogiques de nouvelle génération pour les applications d’IA

Concevoir des chipsets analogiques de nouvelle génération pour les applications d'IA

Micrographie de la puce ARYABHAT-1. Crédit : Laboratoire NeuRonICS, DESE, IISc

Des chercheurs de l’Indian Institute of Science (IISc) ont développé un cadre de conception pour construire des chipsets informatiques analogiques de nouvelle génération qui pourraient être plus rapides et nécessiter moins d’énergie que les puces numériques trouvées dans la plupart des appareils électroniques.

En utilisant leur nouveau cadre de conception, l’équipe a construit un prototype de chipset analogique appelé ARYABHAT-1 (Analog Reconfigurable technologY And Bias-scalable Hardware for AI Tasks). Ce type de chipset peut être particulièrement utile pour les applications basées sur l’intelligence artificielle (IA) telles que la reconnaissance d’objets ou de la parole – pensez à Alexa ou Siri – ou celles qui nécessitent des opérations informatiques parallèles massives à grande vitesse.

La plupart des appareils électroniques, en particulier ceux qui impliquent l’informatique, utilisent des puces numériques car le processus de conception est simple et évolutif. “Mais l’avantage de l’analogique est énorme. Vous obtiendrez des ordres de grandeur d’amélioration de la puissance et de la taille”, explique Chetan Singh Thakur, professeur adjoint au Département d’ingénierie des systèmes électroniques (DESE), IISc, dont le laboratoire dirige les efforts de développement le chipset analogique. Dans les applications qui ne nécessitent pas de calculs précis, l’informatique analogique a le potentiel de surpasser l’informatique numérique car la première est plus économe en énergie.

Cependant, il existe plusieurs obstacles technologiques à surmonter lors de la conception de puces analogiques. Contrairement aux puces numériques, les tests et la co-conception des processeurs analogiques sont difficiles. Les processeurs numériques à grande échelle peuvent être facilement synthétisés en compilant un code de haut niveau, et la même conception peut être portée sur différentes générations de développement technologique, par exemple, d’un chipset 7 nm à un chipset 3 nm, avec des modifications minimales.

Étant donné que les puces analogiques ne s’adaptent pas facilement (elles doivent être personnalisées individuellement lors de la transition vers la technologie de nouvelle génération ou vers une nouvelle application), leur conception est coûteuse. Un autre défi est qu’il n’est pas facile d’échanger la précision et la vitesse avec la puissance et la surface lorsqu’il s’agit de conception analogique. Dans la conception numérique, le simple fait d’ajouter plus de composants tels que des unités logiques à la même puce peut augmenter la précision et la puissance à laquelle ils fonctionnent peut être ajustée sans affecter les performances de l’appareil.

Concevoir des chipsets analogiques de nouvelle génération pour les applications d'IA

Configuration de test de la puce ARYABHAT-1. Crédit : Laboratoire NeuRonICS, DESE, IISc

Pour surmonter ces défis, l’équipe a conçu un nouveau cadre qui permet le développement de processeurs analogiques qui évoluent tout comme les processeurs numériques. Leur chipset peut être reconfiguré et programmé afin que les mêmes modules analogiques puissent être portés sur différentes générations de conception de processus et sur différentes applications. “Vous pouvez synthétiser le même type de puce à 180 nm ou à 7 nm, tout comme la conception numérique”, ajoute Thakur.

Selon les chercheurs, différentes architectures d’apprentissage automatique peuvent être programmées sur ARYABHAT et, comme les processeurs numériques, peuvent fonctionner de manière robuste sur une large plage de températures. Ils ajoutent que l’architecture est également “biais-scalable” – ses performances restent les mêmes lorsque les conditions de fonctionnement telles que la tension ou le courant sont modifiées. Cela signifie que le même jeu de puces peut être configuré pour des applications Internet des objets (IoT) ultra économes en énergie ou pour des tâches à grande vitesse comme la détection d’objets.

Le cadre de conception a été développé dans le cadre du doctorat de l’étudiant IISc Pratik Kumar. travail, et en collaboration avec Shantanu Chakrabartty, professeur à la McKelvey School of Engineering, Université de Washington à St Louis (WashU), États-Unis, qui est également ambassadeur de la McDonnell Academy de WashU auprès de l’IISc. “Il est bon de voir la théorie de l’informatique analogique évolutive en biais se manifester dans la réalité et pour des applications pratiques”, déclare Chakrabartty, qui avait précédemment proposé des circuits analogiques évolutifs en biais.

Les chercheurs ont présenté leurs conclusions dans deux études pré-imprimées qui font actuellement l’objet d’un examen par les pairs. Ils ont également déposé des brevets et prévoient de travailler avec des partenaires de l’industrie pour commercialiser la technologie.


Des chercheurs créent une nouvelle puce photonique


Plus d’information:
Kumar P, Nandi A, Chakrabartty S, Thakur CS, Process, Bias and Temperature Scalable CMOS Computing Circuits for Machine Learning, arXiv preprint arXiv:2205.05664 (2022) arxiv.org/abs/2202.05022

Kumar P, Nandi A, Chakrabartty S, Thakur CS, Circuits CMOS pour l’apprentissage automatique analogique basé sur la forme, arXiv: 2202.05022 (2022) arxiv.org/abs/2202.05022

Thakur CS, Chakrabartty S, Kumar P, UNE PUCE INFORMATIQUE ANALOGIQUE MULTI-CŒURS RECONFIGURABLE ET ÉVOLUTIVE, IP provisoire, Challan : 2511210015847

Fourni par l’Institut indien des sciences

Citation: Designing next generation analog chipsets for AI applications (2022, 5 juillet) récupéré le 5 juillet 2022 sur https://techxplore.com/news/2022-07-analog-chipsets-ai-applications.html

Ce document est soumis au droit d’auteur. En dehors de toute utilisation loyale à des fins d’étude ou de recherche privée, aucune partie ne peut être reproduite sans l’autorisation écrite. Le contenu est fourni seulement pour information.