Cellule DRAM sans condensateur basée sur IGZO avec une excellente rétention, endurance et mise à l’échelle de la longueur de grille

Cellule DRAM sans condensateur basée sur IGZO avec une excellente rétention, endurance et mise à l'échelle de la longueur de grille

Figure 1 : (a) Image schématique et (B) TEM d’un seul transistor IGZO dans une architecture de dernière grille avec tunnel à oxygène et une longueur de grille de 14 nm (telle que présentée à l’IEDM 2021). Crédit : IMEC

Les architectures de cellules DRAM sans condensateur à base d’oxyde d’indium-gallium-zinc (IGZO) présentent un grand potentiel pour la réalisation de mémoires DRAM 3D haute densité.

Dans cet article, Gouri Sankar Kar, directeur du programme mémoire chez imec, révèle une cellule DRAM basée sur IGZO qui présente d’excellentes spécifications pour les applications de mémoire DRAM, grâce à une optimisation de l’architecture des transistors IGZO. En outre, il présente la première estimation de la durée de vie des composants clés de la cellule DRAM, basée sur de nouvelles connaissances sur la fiabilité des transistors à couche mince IGZO.

Les résultats sont présentés dans deux articles lors de la réunion internationale IEEE 2021 sur les dispositifs électroniques (IEDM).

Vers la DRAM 3D haute densité

Lors de la réunion internationale des dispositifs électroniques de l’année dernière (IEDM 2020), imec a présenté pour la première fois une cellule de mémoire vive dynamique (DRAM) sans condensateur, mettant en œuvre deux transistors à couche mince (TFT) d’indium-gallium-oxyde de zinc (IGZO) et pas de condensateur. Cette nouvelle architecture de cellule DRAM à 2 transistors-0 condensateurs (2T0C) promet de surmonter les principaux obstacles à la mise à l’échelle classique de la densité DRAM à 1 transistor-1 condensateur (1T1C), c’est-à-dire le courant de coupure élevé des transistors Si à petite cellule. tailles, et la grande surface consommée par le condensateur de stockage. Dans une cellule DRAM IGZO-TFT 2T0C, il n’y a pas besoin de condensateur de stockage, car la capacité parasite du transistor de lecture sert d’élément de stockage. De plus, les IGZO-TFT sont connus pour leur très faible courant de coupure, conduisant à une meilleure rétention de la cellule mémoire. Enfin, la possibilité de traiter les IGZO-TFT en back-end-of-line (BEOL) permet de réduire l’empreinte de la mémoire DRAM (en déplaçant la cellule mémoire sous la matrice mémoire) et d’empiler des cellules DRAM individuelles, fournissant ainsi un chemin vers une DRAM 3D haute densité. Cette évolution est nécessaire pour continuer à fournir une capacité de DRAM suffisante pour les applications gourmandes en données (telles que l’intelligence artificielle, l’Internet des objets, les centres de données et le cloud computing).

En 2020, une première cellule DRAM basée sur 2T0C IGZO avec un temps de rétention > 400 s a pu être démontrée, ce qui a permis de réduire considérablement le taux de rafraîchissement et la consommation d’énergie par rapport aux variantes de DRAM classiques. Les dispositifs ont été fabriqués sur des plaquettes de 300 mm et les longueurs de grille ont été réduites à 45 nm. Cependant, dans cette première démonstration « conceptuelle », les TFT IGZO n’étaient pas optimisés pour une rétention maximale, et une évaluation de l’endurance (c’est-à-dire le nombre de cycles de lecture/écriture avant l’échec) manquait toujours. De plus, à cette époque, aucun modèle précis n’existait pour prédire la durée de vie des dispositifs IGZO.

>103s rétention, endurance illimitée et évolutivité de la longueur de porte jusqu’à 14 nm

Lors de l’IEDM 2021, imec présente une cellule DRAM sans condensateur à base d’IGZO entièrement compatible BEOL de 300 mm avec des spécifications améliorées, c’est-à-dire >103s rétention et illimité (>1011) endurance. Ces résultats ont été obtenus après avoir sélectionné le schéma d’intégration le plus optimal pour les transistors IGZO simples, c’est-à-dire un schéma d’intégration de dernière grille avec tunnel d’oxygène enterré et contacts auto-alignés. La mise en place d’un tunnel à oxygène enterré en combinaison avec un recuit en O2 ambiant s’est avéré réduire la concentration d’oxygène vacant dans le canal IGZO sans affecter la résistance série au niveau de la source et de la région de drain, ce qui entraîne un courant d’activation plus important et un courant d’arrêt plus faible.

Cellule DRAM sans condensateur basée sur IGZO avec une excellente rétention, endurance et mise à l'échelle de la longueur de grille

Figure 2 : Temps de défaillance pour les TFT IGZO (avec un film IGZO amorphe de 12 nm d’épaisseur) basé sur différents diélectriques de grille. L’optimisation du diélectrique de la grille permet une amélioration substantielle de la durée de vie d’environ 20 jours à environ un an dans les conditions de fonctionnement indiquées sur la figure. L’objectif ultime est un délai de défaillance de 5 ans (tel que présenté à l’IEDM 2021). Crédit : IMEC

Avec cette architecture, la longueur de grille du TFT IGZO pourrait être réduite à 14 nm sans précédent, tout en préservant une rétention > 100 s. La rétention à petite longueur de grille pourrait être optimisée davantage en contrôlant la tension de seuil (Vt) grâce à la mise à l’échelle de l’épaisseur d’oxyde équivalente (EOT), en améliorant la résistance de contact et en réduisant l’épaisseur de la couche IGZO. Lorsque cette dernière épaisseur est réduite à 5 nm, le tunnel à oxygène et l’étape de recuit en O2 peut même être omis, ce qui conduit à une approche d’intégration très simplifiée.

Plus de détails sur l’approche d’intégration sélectionnée et sur les spécifications de l’appareil obtenues sont décrits dans l’article de l’IEDM 2021 « Tailoring IGZO-TFT architecture for condensateurless DRAM, démontrer >103rétention, >1011 cycles d’endurance et d’évolutivité Lg jusqu’à 14 nm » par A. Belmonte et al.

Estimation de la durée de vie basée sur la modélisation de la fiabilité PBTI

Jusqu’à présent, un modèle précis pour prédire la durée de vie de la DRAM basée sur l’IGZO fait défaut, car les mécanismes de dégradation de l’IGZO TFT ne sont pas entièrement compris. Les transistors IGZO sont intrinsèquement des dispositifs de type n, ce qui indique que l’instabilité de température de polarisation positive (PBTI) peut être le principal mécanisme de dégradation.

Le PBTI est un mécanisme de vieillissement bien connu dans les transistors à effet de champ (MOSFET) métal-oxyde-semiconducteur de type Si n où il peut gravement affecter les performances et la fiabilité du dispositif. Il se manifeste typiquement par un décalage indésirable de la tension de seuil du dispositif et une diminution du courant de drain. Pour ces dispositifs à base de Si, le PBTI est attribué à la présence de pièges à électrons dans le diélectrique de grille, piégeant les porteurs de charge du canal de conduction du dispositif.

La plupart des évaluations de fiabilité existantes sur les TFT IGZO négligent cependant l’impact du diélectrique de grille. Imec a pour la première fois étudié l’impact du diélectrique de grille sur le PBTI des TFT IGZO. Les résultats sont résumés dans l’article de l’IEDM 2021 « Comprendre et modéliser la fiabilité PBTI des transistors IGZO à couche mince », par A. Chasin et al.

L’équipe a découvert que quatre mécanismes différents jouent un rôle dans le processus de dégradation, chacun avec une cinétique temporelle et des énergies d’activation différentes. Ils peuvent être principalement attribués à la fois au piégeage des électrons dans le diélectrique de grille et à la libération d’espèces d’hydrogène du diélectrique de grille dans le canal IGZO pendant le stress PBTI.

L’équipe imec a combiné ces multiples mécanismes de dégradation dans un modèle, qui permet de prédire la durée de vie du TFT IGZO dans les conditions de fonctionnement cibles. Le modèle s’adapte aux données expérimentales et peut être utilisé pour proposer des optimisations pour améliorer la durée de vie. Par exemple, en réduisant l’épaisseur diélectrique de grille, le temps de défaillance prédit peut être amélioré d’environ 20 jours à environ un an.

Les améliorations apportées à l’architecture et à l’intégration des cellules DRAM basées sur IGZO ont permis d’activer des cellules de mémoire DRAM 2T0C avec >103 rétention, endurance illimitée et longueur de grille réduite à 14 nm. Ces spécifications font de l’IGZO-DRAM sans condensateur un candidat approprié pour réaliser des mémoires DRAM 3D haute densité. Les améliorations de l’appareil ont été complétées par de nouvelles informations sur la fiabilité de l’IGZO TFT, révélant différents mécanismes de dégradation responsables du PBTI. Ceux-ci ont constitué les ingrédients clés d’un modèle précis avec lequel la durée de vie des composants clés de la mémoire DRAM peut être prédite.


De nouveaux systèmes matériels ouvrent la voie à l’avenir de l’intelligence artificielle


Plus d’information:
A. Belmonte et al, Adapter l’architecture IGZO-TFT pour la DRAM sans condensateur, démontrant une rétention > 103 s, une endurance > 1011 cycles et une évolutivité Lg jusqu’à 14 nm, papier IEDM 2021.

A. Chasin et al, Comprendre et modéliser la fiabilité PBTI des transistors IGZO à couche mince, article IEDM 2021.

Citation: Cellule DRAM sans condensateur basée sur IGZO avec une excellente rétention, endurance et mise à l’échelle de la longueur de grille (2021, 13 décembre) récupérée le 13 décembre 2021 à partir de https://techxplore.com/news/2021-12-capacitor-less-igzo-based -dram-cell-excellent.html

Ce document est soumis au droit d’auteur. En dehors de toute utilisation équitable à des fins d’étude ou de recherche privée, aucune partie ne peut être reproduite sans l’autorisation écrite. Le contenu est fourni seulement pour information.